

### KOREAN PATENT ABSTRACTS

(11)Publication

100156422 B1

number:

(43)Date of publication of application:

22.07.1998

(21) Application number: 1019950034169

(71)Applicant:

SAMSUNG ELECTRONICS

CO., LTD.

(22)Date of filing:

05.10.1995

(72)Inventor:

JEONG, SEONG KIL KIM, JEONG HUI KIM, JEONG LYOL

SONG, MOON KOOK


(51)Int. CI

G03F 1/14 G03F 9/00

# (54) RETICLE FOR MANUFACTURING SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: reticle for manufacturing semiconductor device is provided to check a pattern miss accurately by delicately forming an align mark in a reticle used in a first step of an exposing process. CONSTITUTION: A device forming region (22) with a rectangular shape in which a pattern image of an effective chip portion is formed is formed the center of a reticle(20). A scribe line(24) is formed at an external portion of the device forming region(22). Two align marks having a pair of main pattern(28) and auxiliary pattern(26) are



formed at a vertex portion of the device forming region(22) in each scribe line(24) of an X direction and a Y direction of the reticle(20).

#### COPYRIGHT 2000 KIPO

# Legal Status

Date of request for an examination (19951005)

Notification date of refusal decision (00000000)

Final disposal of an application (registration)

Date of final disposal of an application (19980701)

Patent registration number (1001564220000)

Date of registration (19980722)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent (00000000)

Number of trial against decision to refuse ()

# (19) 대한민국특허청(KR) (12) 등록특허공보(B1)

(51) Int. Cl. <sup>6</sup> G03F 1/14 G03F 9/00		(45) 공고일자 (11) 등록번호 (24) 등록일자	1999년02월01일 특0156422 1998년07월22일
(21) 출원번호 (22) 출원일자	특1995-034169 1995년 10월05일	(65) 공개번호 (43) 공개일자	특 1997-022513 1997년 05월 28일
(73) 특허권자	삼성전자주식회사 김광 경기도 수원시 팔달구 때		
(72) 발명자	정성길	시 독곡동 468번지 삼익아파트 106동 <b>50</b> 7호	
	공문국 경기도 수원시 권선구 인계동 319-6 한신마파트 110동 304호 김정렬		
경기도 수원시 팔달구 매탄1동 195-50호 2홍 김정희			
(74) 대리인	경기도 수원시 장만구 정 신동준, 박만순	자동 동신마파트 201동 14	<u>10\$.</u>
심시크 : 김원숙			

### 8/12/ BD 7

## (54) 반도체장치 제조용 러티클


## ひみ

반도채장치의 제조를 위한 노광공정시 제1스텝용으로 사용하는 레티플이 게시되어 있다.

본 발명의 반도체장치 제조용 레티클은, 얼라인 마크가 상호 인접하여 쌍을 이루며 형성되어 있는 주혁 패턴과 부척 패턴으로 이루어지며, 상기 주척 패턴은 사각관상의 사각판 패턴과 상기 사각판 패턴의 각 변을 따라 본리 형성된 막대형 패턴으로 구성되어 있으며, 상기 부척 패턴은 상기 주척 패턴과 오버랩될 경우 상기 주척 패턴의 상기 사각판 패턴내에 포함되어져 상기 주척 패턴과의 상대적 위치관계가 검사될 수 있도록 구성되어 있다.

(따라서, 본 발명에 의하면 때린 미즈를 정확하 감사할 수 있기 때문에 제품의 품질 및 수울이 때우 학장 되는 효과가 있다.

# arc



# BAN

[발명의 명청]

반도체장치 제조용 레티클

[도면의 간단한 설명]

제1a도 내지 제1c도는 반도체 웨미퍼상에 처음으로 패턴을 형성하는 제1스텝시에 발생할 수 있는 문제점

을 도시한 도면들이다.

제2도는 증래 반도체장치 제조를 위한 제1스텝 공정에 사용되는 레티클의 얼리인 마크의 배열을 나타내는 도면이다.

제3도는 본 말명의 일실시예에 따른 반도체장치 제조를 위한 제1스텝 공정에 사용되는 레티콜의 얼라인마크의 배열을 나타낸 도면이다.

제4도는 제3도의 A 부분을 확대한 도면이다.

제5도는 제3도의 레티클을 웨이퍼상에 노핑했을 때의 얼라인 마크의 배열상태를 나타낸 도면이다.

제6도의 (a) 내지 (f)는 제4도의 B 부분에서 본 각종 패턴 미스의 예쁠 간략히 나E쌘 도면플이다.

제7도는 서방향에 있는 얼라인 마크로 특정한 패턴 미스를 체크한 예를 나타낸 도면이다.

제8도는 Y방향에 있는 얼라인 마크로 특정한 패턴 미스를 체크한 예를 나타낸 도면이다.

\* 도면의 주요부분에 대한 부호의 설명

 1 : 노광패턴
 2 : 실제(real) 패턴

 10, 20 : 레틴플
 12, 22 : 소자형성영역

24, 25 : 스트라이브 라인 26 : 부척 패턴 27, 29 : 막대형 패턴 28 : 주척 패턴

30 : 시각판 패턴 [발명의 상세한 설명]

본 발명은 반도체장치의 제조과정에서 사용되는 레티클에 관한 것으로서, 보다 상세하게는 반도체 웨미퍼 상에 소자형성을 위한 사건식각공정의 제1스템시 사용되며, 레티클간의 얼라인 미스를 검사함 수 있도록 얼라인 마크가 형성된 반도체장치 제조용 레티클에 관한 것이다.

반도체 제조공정에서는 패턴전사기구로서 마스크(mask)나 레틴몰(reticle)을 미용하고 있다. 일반적으로 마스크는 한 번의 도광으로 웨이퍼의 전면 또는 다른 마스크상에 전사될 수 있는 패턴 이미지를 포함하는 패턴전사기구라할 수 있으며, 레틴콜은 전체 기관을 노광하기 위하여 스텝 앤드 리피트(step and repeat)되는 패턴 미미지를 포함하는 패턴전사기구라 할 수 있다. 미러한 레티콜은 마스크상에 패턴의 이미지를 프린팅하는 경우에 사용되기도하며, 스템 앤드 리피트 얼라이너(스템퍼)에서 웨미퍼상에 직접 이미지를 전사할 경우에 사용되기도 한다.

상기와 같이 레티콜을 이용하여 반도체 웨이퍼상에 스템 앤드 리피트 방식으로 직접 패턴 이미지를 전사함 경우 최초의 노광공정(이하 제)스템이라함)에서는 패턴의 얼라인먼트(allgament)상 기준이 되는 패턴이 없기 때문에 패턴의 축소(reduction)나 화진(rotation)의 문제가 일반적으로 발생한다.

제 6도 내지 제 6도는 상기 제 스텝에서의 문제 발생 포인트를 도시한 도면들이다.

제1a도는 파선으로 표시된 미리 설계된 소정의 실제패턴(2)보다 웨이퍼에 실질적으로 노광된 실선으로 표시된 노광패턴(1)이 작게 축소된 경우(-reduction)를 나타내며, 제1b도는 이와 반대로 설제패턴(2)보다 웨이퍼에 노광된 노광패턴(1)이 크게 확대된 경우(+reduction)를 나타낸다. 또한 제1c도는 레티플 패턴의 증심을 기준으로 노광패턴(1)이 설제패턴(2)에 비하여 소정각도만큼 회전된 경우를 나타낸다. 또한 도시되지 않았지만 패턴의 축소와 회전이 동시에 발생되기도 한다.

[[[마라서, 미러한 반도체 제조공정 중의 제1스템 노광공정에서 발생되는 문제를 해결하기 위하여 제1스템시 사용되는 레트콜에는 호속되는 노광 공정시에 패턴 알라인먼트의 기준이 되는 얼라인 마크(또는 키)를 위한 패턴을 형성하게 되며, 통상 반도체 소자가 형성되는 소자형성영역 주위의 스크라이브(scribe) 라인상에 형성하게 된다.

제2도는 스크라이브 라인상에 얼라인 마크가 형성되 종래의 제1스템용 레티플을 나타낸 개략도면이다. 상 기 레티클(10)의 중심에는 유효한 철패턴이 되는 소자형성영역(12)이 형성되며, 그 주위를 따라 칠 형성 을 위한 절단공정시 갤단되는 스크라이브 라인이 있다. 한편, 상기 제2도의 생활할의 스크라이브 라인에 형성된 얼라인 마크인 제과 역은 주혁 버티어(vernier)로 작용하며, X방향의 스크라이브 라인상에 형성된 쪼과 12은 부척 버티어로 작용한다. 즉, 상기 제1스템용 레티뮬(10)을 이용하여 웨이퍼상에 호텔 앤드리 피트 방식으로 스크라이브 라인을 겹쳐서 노광하면 상기 제과 12, 시과 12는 겹쳐서 패턴이 형성된다. 따라서, 상기 주착과 부척 패턴의 겹쳐진 패턴을 현미경으로 검사하여 레티블의 회전을 확인하게 된다.

그러나, 상기 종래의 레티클에 의하면 레티클의 회전정도가 심한 경우에만 겨우 확인할 수 있을 뿐이며, 패턴의 축소나 확대는 거의 검사해 낼 수 없었다. 한편, 반도체소자의 고집적화가 이루어질수록 디자인 물(design rule)의 감소로 액간의 패턴 미스가 발생하더라도 소자의 불량이 현격히 늘어나게된다.

따라서, 본 발명의 목적은 상기 증래기술의 문제점을 해결하기 위한 것으로서, 제1스텹 공정시 패턴의 미 스(miss)를 보다 정확히 검사할 수 있도록 얼라인 마크가 형성되머 있는 반도체장치 제조용 레티큘을 제 공하는 데 있다.

상기 본 발명의 목적을 달성하기 위한 본 발명에 의한 반도체 제조용 레티클은, 레티클간의 얼라인 미스 를 검사할 수 있는 얼라인 마크가 스트라이브 라민내에 형성되어 있는 반도체장치 제조용 레티클에 있어 서, 상기 얼라인 마크는, 상호 인접하여 쌍을 이루며 형성되어 있는 주척 패턴과 부척 패턴으로 미루머지 며, 상기 주척 패턴은 사각판 패턴과 상기 사각판 패턴의 각 변을 따라 분리 형성된 막대형 패턴으로 구 성되어 있으며, 상기 부척패턴은 상기 주척패턴과 오버립될 경우 상기 주척 패턴의 상기 사각판 패턴내메 포함되어져 삼기 주척 패턴과의 상대적 위치관계가 검사될 수 있도록 구성되어 있다.

상기 얼라인 마크는 레티큘의 X병향 및 Y병향의 각 스크라이브 라인내에 적어도 2쌍 이상이 형성되어 있으며, 또한 레티클내의 소자형성영역을 이루는 사각형상의 각 꼭지점부근에 형성되어 있는 것이 패턴 미스의 정확한 검사를 위하며 비람작하다.

이하, 본 발명의 실시에에 관하여 첨부한 도면을 참조하여 구체적으로 살펴본다.

제3도는 본 발명의 일실시에에 의한 제1스템용 레트물(20)을 개략적으로 나타낸 도면이다. 상가 레티클(20)은 그 중앙에 유효한 첩부분의 패턴 이미지가 형성되어 있는 사각형상의 소자형성영역(22)이 형성되어 있으며, 상기 소자형성영역(22)의 외부로는 절단공적에 의하여 폐기되어지는 스크라이브 라인(24)이 형성되어 있다. 상기 레티클의 X방향(도면상 수평방향)과 Y방향(도면상 수직방향)의 각 스크라이브 라인(24)내에는 주착 패턴(28)과 부착 패턴(26)이 한쌍을 이루는 얼라인 마크가 상기 사각형상의 소자형성영역(22)의 강 공자정 보급의 1개씩 모든 2개기 하셨다면 이루는 역(22)의 각 꼭지점 부근에 1개씩 모두 2개가 형성되어 있다.

제4도는 상기 제3도의 A 부분을 확대한 도면을 나타낸다. 제4도를 참조하면, 스크라이브 라인(24) 내에 형성된 주척 패턴(28)은 내부에 사각판상의 사각형 패턴(30)이 형성되며, 그 주위로 각 변에 대응하는 제 1막대형 패턴(29)이 상호 분리되어 형성되어 있다. 물론 상기 막대형 패턴(29)은 일체형으로 형성될 수 있다.

한편, 상기, 주착 패턴(28)과 인접하여 쌍을 이루는 부척 패턴(26)은 상기 주척 패턴(28)의 제1 막대형 패턴(29)과 동일한 형상의 제2막대형 패턴(27)로 이루어지며, 단지 패턴의 크기만 축소된 형태이다. 상기제2 막대형 패턴(27)은 스텝 앤드 리피트 방식의 노람공정에서 인접한 레티클과 견쳐서 노광될 경우 상기주적 패턴(28)이 상기 사각판 패턴(38) 내에 위치하도록 크기가 정하여지며, 상기 부척 패턴(26)이 상기 사각판 패턴(30)의 면적의 1/4정도가 되는 것이 퍠턴 미스의 정확성을 위해 바람직하다.

한편, 제4도에서 보여자듯이 상기 주척패턴(28)과 부척 패턴(26)은 포토레자스트총으로 형성하며, 도면상 해청된 부분이 포토레지스트총을 나타낸다. 또한, 상기 부척패턴(26)의 형상은 반드시 막대형일 필요는 없으며 상기 주척 패턴(28)과의 사이에서 상대적인 위치관계를 나타낼 수 있는 형상이면 죽하다.

제5도는 생기 제3도의 본 방명에 의한 레티플을 사용하여 제1소단 공정을 반도체 웨이퍼상에 수행한 후의 얼라인 마크의 배열을 나타낸 도면이다. 각 레티클(20)의 주학 패턴(28)과 부학패턴(26)은 인접되는 레티클(20)의 주착패턴(28)과 부착패턴(26)이 상호 교차되게 오버랩된다.

제6도의 (a) 내지 (f)는 제5도의 B위치에서 본 각종 패턴미스가 난 것을 보여주는 여들이다. 상기 제5도 의 좌상축에 위치한 레티클의 소지형성명역(22)의 중심점 O(X, Y)를 기준점(0,0)으로 하였다.

(a)와 (b)또는 부척 때단이 주척 패턴내의 상축 또는 하축으로 변이하며 서로 반대방향으로 회전된 것을 나타내며, (c)도와 (d)또는 부척패턴이 주척패턴내의 좌축 또는 우축으로 변이하여 서로 반대방향으로 축 소된 것을 나타내며, (e)도는 축소와 회전이 동시에 발생된 것을 나타낸다. (f)도는 패턴의 미스가 발생 하지,않은 경우로써, 상기 부칙 패턴의 제2막대형패턴(27)이 주착 패턴의 제4막대형패턴(29) 내의 정중암 에 위치한다.

제7도와 제8도는 축조와 회전이 각각 5 PPA 존재할 경우 오버레이(overlay) 장비로 패턴이소를 검사한 계 산의 예를 보여주는 것으로서, 제7도는 X 방향의 얼라인 마크로 검사한 것을 나타내며, 제8도는 V방향의 얼라인 마크로 체크한 것을 나타낸다.

제7도에서는 X 방향의 축소가 10 PPM, Y 방향의 축소가 0 PPM, X 방향의 회전이 0 PPM, Y 방향의 회전이 10 PPM으로제크되며,, 제8도에서는 X 방향의 축소가 0 PPM, Y 방향의 축소가 10 PPM, X 방향의 회전이 10 PPM, Y 방향의 회전이 0 PPM으로 제크된다.

상기 모니터링된 데이터로부터 X방향이나 Y 방향증 어느 것을 체크하여도 축소 및 회전의 값은 결정될 수 있음을 알 수 있다는 한편자축소 또는 회전값이 5 PM 임에도 불구하고 모니터링 값이 각기에 PM에 되는 것은 제1 스텝공정에서 레티블의 섯(Shot) 간의 패턴 미스는 동시에 양 방향으로 변하기 때문이며, 보정 값을 계산하기 위해서는 X 방향의 모니터링값의 Y 방향의 모니터링값의 합을 받으로 나누면 된다. 상기 바라 모이면 이렇지만 사용하게 되었다. 보정값은 스텝퍼에 입력되어 설정치들을 재설정하여 패턴 미스를 최소화하게 된다.

'이상의 실시에에서 살펴본 바와 같이, 본 발명에 의하면 노광공정의 제1스템에서 사용하는 레티클에 얼라 인 마크를 보다 정교하고 합리적으로 형성함으로써 패턴이스를 정확히 검사해 별 수 있게 되었다. 따라서, 반도체소자의 패턴 미스가 감소하여 제품의 품질 및 수울이 때우 향상되는 효과를 얻을 수 있게 되었다.

본 발명은 이상의 실시에에 대해서만 상세히 설명하였지만, 본 발명의 기술적(요지가 미치는 범위내에서 다양하게 변형 또는 수정하여 실시할 수 있음은 당업자에게 있어서 명백한 것이며, 이를 모두는 이하의 특허청구범위에 모두 포함된다.

#### (57) 경구의 병위

#### 청구항 1

적어도 하나의 소자영역과 상기 소자영역을 둘러싸며 레티클간의 얼라인 미스를 검사할 수 있는 얼라인 마크가 형성되어 있는 스크라이브 라인을 구네하는 반도됐장치 제조용 레티클에 있어서, 상기 레티즐은, 상호 인접하여 쌍을 미루며 형성되어 있는 주척 패턴과 부척 패턴으로 미루어지는 적어도 두 개의 동일한 얼라인 마크를 구네하며, 상기 주척 패턴은 사각판 패턴과 상기 사각판 패턴의 각 변을 따라 분리 형성된 막대형 패턴으로 구성되어 있으며, 상기 부척패턴은 상기 주척패턴과 오버랩될 경우 상기 주척 패턴의 상기 사각판 패턴내에 포함될 수 있는 패턴으로 구성되어 있으며, 스텝 앤드 리피트 방식에 의한 반복노광시 연속된 레티클의 위치에서 상기 얼라인 마크의 주척 패턴과 부척패턴은 각기 다른 얼라인 마크의 부척 패턴과 주척패턴과 오버랩되어 상기 주척패턴과 부척패턴은 각기 다른 얼라인 마크의 부척 패턴과 주척패턴과 오버랩되어 상기 주척패턴과 부착패턴은 각기 다른 얼라인 마크의 구성 패턴과 주척패턴과 오버랩되어 상기 주척패턴과 부착패턴은 각기 다른 얼라인 마크의 부척 패턴과 주척패턴과 오버랩되어 상기 주척패턴과 부착패턴당의 상대적 위치판계가 검사됨 수 있도록 구성

되어 있는 것을 특징으로 하는 반도체 장치 제조용 레티클.

#### 천구한 2

제 1항에 있어서, 상기 얼리인 마크는 레티클의 채향향 및 Y방향의 각 스크라이브 라인내에 적어도 2쌍 이상이 형성되어 있는 것을 특징으로 하는 상기 반도체장치 제조용 레티클.

#### 정구한 3

제2항에 있어서, 상기 얼라인 마크는 레티클내의 소지형성영역을 미루는 사각형상의 각 꼭지점부근에 형성되어 있는 것임을 특징으로 하는 상기 반도체장치 제조용 레티클.

#### 청구한 4

제1항에 있어서, 상기 부척 패턴은 상기 주착 패턴의 막대형 패턴의 축소형상인 것을 특징으로 하는 상기 반도체장치 제조용 레티콜.

## ⊊Ø


*⊊⊵l* la




도型1b




**三型1**0




*582* 




*도胆*3




<u>594</u>




<u> 5215</u>




5.018a




# *도凹的*




# ⊊₽Øø




# *⊊₽6d*




# 5.816a



# <u> SPBf</u>



# <u> 587</u>



*⊊₽*!8

